晶振的负载电容，匹配电容，静电容及杂散电容分别指什么？

皮尔斯电路是射极接地的并联振荡电路；皮尔斯振荡器Pierce Oscillator是晶体X1两端的引脚和单片机内部的放大器(Amp)，再匹配电容C1和C2，以及电路Rf和Rd组成的。皮尔斯振荡器电路工作有效且稳定。

Rf 内部反馈电阻
芯片Xin和Xout内部一般是施密特反相器，反相器不能驱动晶体振荡，需要并联一个电阻，即Rf。电阻完成输出信号反向180度反馈到输入端进行负反馈，构成负反馈放大电路（Amp）。如果没有加Rf，晶振电路也可能会起振，但存在不起振或者停振的隐患。

CL 负载电容
如果晶体两端的等效电容和标称负载电容存在差异，晶体输出的频率将会和标称工作频率产生偏差，叫做频偏。负载电容是石英晶体谐振器的必选参数之一。通过CL, 计算C1,C2匹配电容。



Rd 外部限流电阻
Rd作用是限制晶振电路的驱动大小，防止晶体被过分驱动，导致晶体老化或者早期失效。Rd太小, 晶振会承担太多功耗；Rd太大, 电路起振条件不能满足, 晶振无法正常工作。


激励功率Drive Level
晶振的功耗必须小于规格书中限定的DL值，否则晶体会过度机械振动而非正常工作。ESR为等效串联电阻，Iqrms为流过晶振的电流均方根有效值。


增益裕量Gain Margin
振荡电路的放大能力，决定晶振是否能正常起振。计算gmcrit需要的ESR, F, C0, CL都可以从晶振的规格书中获得；反相器跨导gm可以从芯片规格书中获得。


晶振选型&外部器件匹配:
第一步：
根据MCU规格书选择晶振，计算增益裕量gmargin:
如果<5, 晶振可以正常起振
如果>5, 需要重新挑选更低的ESR或者CL的晶振

第二步：
根据KOAN晶振规格书中的负载电容CL，计算外部电容C1,C2.

第三步：
计算激励功率DL:
如果小于DLcrystal，不需要使用外部电阻Rd。
如果大于DLcrystal，需要加上Rd在计算gmargin确保数值大于5

在电子电路和电路设计领域，晶振（Crystal Oscillator）是一种用来产生稳定频率振荡信号的装置，通常用于时钟源和时序控制等应用。在设计晶振电路时，涉及到一些关键参数和元件，其中涉及的电容有以下几种类型：



负载电容CL(Load capacitance) ：上图C9，C10、CL1、CL2是外部跨接的电容，它由负载电容来决定，它是电路中跨接晶体两端的总的有效电容(不是是振外接的匹配电容)，主要影响负载谐振频率和等效负载谐振电阻，与晶体一起决定振荡器电路的工作频率，通过调整负载电容，就可以将振荡器的工作频率微调到标称值。

匹配电容（Matching Capacitors）： 匹配电容是连接到晶体振荡器的晶体单元上的两个电容（上图C9，C10、CL1、CL2）。这两个电容的值相等，用于匹配晶体的等效串联谐振频率（系列谐振频率）与晶振电路的谐振频率，匹配电容的目的是确保晶振电路在正确的频率上振荡。

静电容（Static Capacitance）： 静电容是晶体振荡器晶体单元两个电极之间的电容。这个电容是晶体自身固有的属性，不是外部添加的。静电容对晶体振荡器的频率产生影响，因此在设计中需要考虑它的影响。

杂散电容（Stray Capacitance）： Cs由于PCB布线及连接等寄生效应引起的等效杂散电容，杂散电容指的是在电路中存在但不是有意添加的电容。这些电容可能是由于电路布局、线路走线等引起的。杂散电容可能会影响晶振电路的性能，因此在设计中需要尽量减小这些电容的影响。

这些电容在晶振电路的设计中都是重要的因素，需要根据具体的应用和要求进行合适的选择和调整，以确保晶振电路的性能和稳定性。