马上注册，结交更多电磁兼容工程师，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册会员
×
注意： 如果您的设计需要 EMC/EMI/EFT/ESD 测试和认证，并且在尽可能多地遵循以下建议后，建议您尽早与目标合规实验室联系，例如联系我们并与曾工进行设计前会议 , 这样他们的智慧就可以学习并应用于早期的设计工作。 这些负责人在哪些有效和无效方面拥有丰富的经验。
1. 布局差分和高速走线首先在与接地层相邻的PCB层上保持差分阻抗匹配。
2. 确保所有时钟和高速信号走线都有一个完整的参考接地层，其下方没有间隙或空隙。
3. 将所有空洞都在带有信号地的信号层上进行覆铜。（大功率类似电源，不要覆铜太多，考虑好散热与电流密度后，尽量减少更多的覆铜。保证爬电距离、电气间隙、分布电容、近场耦合）
覆铜
4.在适当的情况下，使用单独的数字和模拟接地，除电源接地（即最接近相应输入功率调节器）外，不要将接地层连接在一起。即，单点接地。各自模拟地、数字地回路电流走最近环路到各自的芯片。
良好的模拟地平面布局
模拟与数字接地布局布局
错误的模拟地平面布局
错误的模拟地平面布局
5. 数字噪声和电流通常比模拟电路大得多。 因此，请选择一种布局策略，其中模拟接地电流具有单独的而非附加的数字接地电流和噪声，如上图所示。 使用接地隔离屏障来引导和控制远离模拟电路的数字噪声/电流。 请记住，高频噪声会寻找电感最小的路径，这通常是接地平面上的最短距离。 当需要路由低速数字信号以通过接地空隙（即护城河）桥接模拟和数字域逻辑时，请使用 1k 至 5k 串联电阻，如上图中的良好模拟接地平面布局所示。
在需要从数字到模拟域的高速信号的情况下，例如音频编解码器主时钟，不要在接地空隙上直接布线，使用隔离屏障，如第一个示例所示，以及 ~ 50 欧姆端接在芯片时钟源端，使用线尾电阻（终端电阻电阻一般介于100至140Ω之间）减少反射。
6. 不要在快速数字传输信号上或附近并行（平行）运行敏感的模拟信号。 如有必要，确保它们以直角交叉，以尽量减少走线的电容横截面。
7. 应尽量缩短承载高速数字信号或时钟的走线长度。 高速数字信号和时钟通常是最强的噪声源。 这些痕迹越长，从这些痕迹中耦合能量的机会就越多。 此外，请记住环路面积通常比走线长度更重要。 确保在每条迹线附近都有良好的高频电流返回路径。
8. 应尽量缩短直接连接到连接器的走线（I/O 走线）的长度。 直接连接到连接器的走线可能是 EMC、EMI 和 EFT 能量在板上或板外耦合的路径。 建议在所有外部连接器 I/O 引脚上根据需要使用 TVS 和铁氧体磁珠和/或共模扼流圈。
9. 一般来说，最好不要在任何表面贴装焊盘（电阻器、电容器、铁氧体磁珠等）之间运行任何走线，这是一种良好的 PCB 设计规则做法。
10. PCB 走线的设计应具有适合预期提供的电流量的宽度。 在顶层或底层的局部区域使用小型平面将确保适当的电流供应。
11. 将布局划分为功能块，并将具有关键信号的所有组件彼此相邻放置。
12. 连接到任何电源层或接地层的所有元件引线应尽可能短。 最好的解决方案是表面贴装焊盘内的平面连接通孔。 在表面贴装焊盘外使用过孔时，焊盘到过孔的连接长度应小于 5 至 10 毫米。 走线连接应尽可能宽以降低电感。 这将包括任何功率铁氧体珠子馈电电源平面，熔断器馈电电源平面等。
13. 具有高频成分的信号不应布线在用于板 I/O 的组件下方。在组件下方布线的走线可以将能量电容或电感耦合到该组件。
14. 只要有可能，所有连接器都应位于电路板的一个边缘或一个角上。在大多数设计中，连接器代表了最高效的 EMC/EMI 等效发射天线部件。 这可能驱动一个连接器相对于另一个，将它们定位在电路板的同一边缘可以更容易地控制共模电压。
外部连接器的接地建议-提供交流机箱接地的-PCB-示例
外部连接器的接地建议-提供交流机箱接地的-PCB-示例
外部连接器的接地建议-提供无交流机箱接地的 PCB 示例
外部连接器的接地建议-提供无交流机箱接地的-PCB-示例
15. 在有交流机壳接地可用的应用中，如图上图中的第一个所示，强烈建议不要将数字信号接地和交流机壳接地连接，且并分开至少 3.175 毫米（即 0.125 英寸） )，用于 11-12 kV 火花间隙隔离，以满足 IEC61000-4-2 Level-4 8 kV 接触放电。
外围设备，如 USB、以太网、SD 存储卡座、RS232 和 CAN，连接器外壳与信号地电隔离。 机箱应连接到交流机箱接地只要可用（即大地），将高压放电分流到大地无害且不会进入数字或模拟接地电路。 注意图中的地面在外围连接器的所有高速信号连接下，平面始终是连续的但连接器外壳与外部交流机箱平面隔离。
注意： 并非所有连接器（如音频金属输入/输出插孔外壳）都是隔离的。它们实际上是信号地。在这种情况下，它们不应安装到隔离的 AC 机箱接地，而应通过铁氧体磁珠适当地安装到数字/模拟接地（请参阅音频耳机和麦克风示意图保护）。用户应确定使用的外围连接器是否有隔离或非隔离外壳到信号地。对于隔离连接器，仅将连接器外壳连接到交流机箱接地；否则，通过适当的铁氧体磁珠连接到信号地。
在上图中的第二个示例中，没有可用的交流机箱接地（即接地），最好的策略是仍然有一个隔离屏障，并在电路中的最低阻抗点连接内部和其他平面相对于电源入口和调节器处的电源，也称为电源接地。 这将转移敏感数字和模拟电路周围外部连接器和屏蔽层上的高能放电，通过电源消散并耦合到交流电源。
16. I/O 连接器之间不应有高速电路。 即使两个连接器位于电路板的同一边缘，位于它们之间的高速电路也会产生足够的驱动一个连接器相对于另一个连接器的共模电压会导致显着的辐射发射。
17. 不应允许未使用的 I/O 引脚作为输入悬浮。 它们应通过 1k 至 10k 电阻接地。
18. 振荡电路应与器件放置在电路板的同一侧。 此外，将振荡器电路放置在尽可能靠近相应振荡器引脚的位置，不要超过 (12 mm)。 负载电容器应紧挨着振荡器本身放置，在电路板的同一侧。在振荡器电路周围使用接地覆铜保护环，将其与周围电路隔离。 在双面板上，避免在放置晶体的板的另一侧留下任何走线。
时钟振荡器保护环
时钟振荡器保护环
19. 如果可能，关键信号或时钟走线应埋在电源/接地层之间。在两个实体平面之间的层上布线可以很好地包含来自这些迹线的场并防止不必要的耦合。
20. 选择具有最大可接受的片外转换时间的有源数字元件。 如果数字波形的转换时间比所需的要快，则高次谐波中的功率可能会比需要的高得多。 如果所用逻辑的转换时间比它们需要的要快，通常可以使用串联电阻或铁氧体来减慢它们。
21. 来自单个设备的所有非板载通信都应通过同一连接器进行路由。 许多组件（尤其是大型 VLSI 器件）会在不同 I/O 引脚之间产生大量共模噪声。 如果其中一个设备连接到多个连接器，则这种共模噪声可能会驱动良好的天线。 （该设备也更容易受到该天线带来的辐射噪声的影响。
22. 将 TVS 放置在尽可能靠近外部信号连接器的位置，将 TVS 接地连接直接连接到接地平面，避免接地走线连接。
23. 高速或易受影响的模拟/数字走线应距离板边缘至少 2 倍，其中“x”是走线与其返回电流路径之间的距离。 电和磁与非常靠近电路板边缘的走线相关的场线包含得不太好。 这些走线的串扰和与天线之间的耦合往往更大，并使它们更多
易受 ESD、EMI 和 EFT 事件的影响。
24、敏感元件/电路应远离PCB边缘。 最好将它们放在电路板的中央。 如果无法做到这一点，请尝试将它们放置在大于 12 毫米的距离处如果没有使用外部 AC 机箱接地环，则从边缘收集，因为在高压放电事件中，高频能量会收集在外部边缘，特别是 PCB 主体的直角（使用圆形 PCB 角）。
25. 差分信号走线对应布线在一起，并与任何实心平面保持相同的距离。差分信号不易受噪声影响且不太可能产生辐射如果它们是平衡的（即，如果它们具有相同的长度并且相对于其他导体保持相同的阻抗），则发射。这些和其他高速信号应在第 1 层上布线，直接位于接地层之上，以最大限度地减少电流环路和辐射 EMI。
26. 参考同一电源返回（接地）平面的所有电源（电压）平面应布线在同一层上。例如，如果电路板采用三种电压，3.3 伏，3.3 伏模拟和 1.8 伏，通常希望最大限度地减少这些平面之间的高频耦合。将电压平面放在同一层将确保没有重叠。它还有助于促进有效的布局，因为有源器件不太可能在板上的任何一个位置需要两种不同的电压。
27. 给定层上任意两个电源层之间的间距应至少为 3 mm（即 11 kV 隔离）。如果两个平面在同一层上靠得太近，显着的高频可能发生耦合。在不利条件下，如果平面间隔太近，电弧或短路也可能成为问题。
28. 在带有电源和接地平面的板上，不应使用走线连接到电源或地面。应使用靠近电源或接地焊盘的过孔进行连接零件。与位于不同层的平面的连接上的迹线占用空间并添加电感连接。如果高频阻抗是一个问题，就像电源总线一样
去耦连接，这种电感会显着降低的性能联系。对于具有多个电源引脚的 CPU 等可能需要 EMI/EFT 的设备过滤本地电源和地面孤岛。
29. 如果设计有多个接地层，则在给定位置的任何接地连接应对该位置的所有地面层进行。这里的总体指导原则是，如果允许，高频电流将采用最有益（最低电感）的路径。不要试图通过仅连接到特定平面来引导这些电流的流动。
30. 理想情况下，除非用户有敏感的模拟逻辑，否则接地层不应有间隙或槽他们试图隔离（见图 7-3）。通常最好有一个坚实的接地（信号返回）平面和专门用于该平面的层。任何额外的电源或信号电流返回必须与接地层直流隔离 应在专用层以外的层上布线到地平面。
31. 一定要检查整个 PCB 设计中是否有任何跨越任何高速信号走线参考平面切割。这很可能会导致 EMC 发生，因此请务必避免这种情况。
32. 电路板上与机箱接触（或耦合到）的所有电源或接地导体，电缆或其他良好的“天线部件”应在高频下粘合在一起。不同导体之间的意外电压，名义上称为“接地”，是主要的辐射发射源和敏感性问题。
33. 与外部世界接口的元件应靠近 PCB 边缘。这其余组件应远离 PCB 边缘以减少环境影响（即，静电放电）。
34. 如果滤波器（即 RC 或铁氧体磁珠）用于过滤外部信号，它们应放置在他们进入PCB的位置。如果使用铁氧体磁珠来抑制噪声，则应保留朝向噪声源而不是易受影响的设备。总是尽量抑制噪音来源。如果噪声扩散，则变得更加难以控制。
35. 如果共模扼流圈或瞬态抑制器设备（即 TVS、MOV）用于电源过滤，它们应该放在PCB的入口处。在受 TVS 电路保护的电路中，来自连接器的外部信号应先路由到 TVS，然后再路由到铁氧体或共模扼流圈，然后到受保护的组件。
36. 包括主电源（L 和 N）在内的差分信号应来自相邻的引脚相同的连接器。
37、PCB走线在改变方向时应使用45度角走线；而，90永远不应该使用度角。
38. 连接到任何电源层或接地层的所有元件引线应尽可能短。最好的解决方案是表面贴装焊盘内的平面连接通孔。当在外部使用过孔时表面贴装焊盘、焊盘到过孔的连接长度应小于 5 至 10 毫米。痕迹连接应尽可能宽以降低电感。这将包括任何功率铁氧体珠子馈电电源平面，熔断器馈电电源平面等。
| 
提升卡
置顶卡
沉默卡
喧嚣卡
变色卡
千斤顶
显身卡
