Server DDR4 issue,933MHz clock

在服务器DDR4运行在1866的工作频率时就会出现933MHz clock,DDR4有三个速率，分别是1800,1866,2133.这个可以在BIOS中设置。1866是受硬件控制，就是说,DIMM是双通道时就会工作在1866，当DIMM时单通道时工作在2133.如果工作在2133，那么30-1G 频率段就看不到。就会出现在1G以上。
如何发现？
1，测试发现933MHz clock，limit classA 标准，Over PK(峰值) : Over10db  QP(准峰值) : Over 9db

2，在running H界面时会出现很实，时个实实在在的clock，在没有跑H程式时，点变的毛刺形成clock形状。从经验看这步可以判断跟内存（DIMM）有关。

3，从1初步判断是内存，那接下来从内存着手，原本是满足测试EMI。那么看看减少DIMM看看，首先想到一般减少到很简单的，如就一根DIMM 工作时状况，发现此点一点不在了，这根DIMM是在单通道中白色slot A0,（注解：channel A分为分为A0 white，A1 black）,当把channel A 黑白slot都插上有出来这个issue。从这里更能说明跟内存有关了。

解决方案：
1，一般大家都很想到从机构上解决。这也不例外，从机构上加gasket，试过后发现在上盖前段侧面缝隙很大，加gasket会有2db的效果。

2，因为是clock，想到没有没有开展频及SSC enable。一问BIOS team，发现没有开展频，果断的把BIOS SSC enable。clock直接从10db到0db。很明显。这是SSC 为0.5%。目前到这里就有-2db了，离设计要求-3db 还差1db。但是我们不会想-3db就放过，因为-3db 依然存在risk，怎么办？接下来就从下面3步开始及电路图上着手。

3，从电路图中查看DIMM 走线，发现DIMM A0 有两对clock difference signal且所以DIMM clock difference signal都参考一个块pvdd 电源。cllock 能量很强就会把这片PVDD电源弄的很脏。同时发现这片电源直接引伸到半边且对半边加了8pcs cap 22uf 下地。当去掉着8pcs cap 会好4db。再铜箔模拟这片电源包裹起来，相当于GND 包裹这片电源。使这片电源成为孤立的小岛，四周环绕水。就这样ok。

多谢楼主分享！