倍频、分频，锁相环，可以不是整数倍吗？

倍频、分频和锁相环 (PLL) 并不总是需要是整数倍。事实上，非整数倍的倍频和分频 在许多现代系统中是非常常见的，尤其是在需要生成精确频率时。

1. 锁相环 (PLL)
锁相环是一种用于生成目标频率的电路，通常从一个基准频率（如 24 MHz）通过倍频/分频产生所需频率。它由以下几个主要部分组成：

• 基准时钟：输入的参考频率（如 24 MHz）。
• 相位比较器：比较参考频率和输出频率的相位差。
• 电压控制振荡器 (VCO)：根据相位比较器的输出调节振荡频率。
• 分频器/倍频器：调节 VCO 输出频率，使其达到所需的目标频率。
  

现代的 PLL 不仅可以进行整数倍的倍频/分频，还可以通过 分数N PLL（Fractional-N PLL）来实现 非整数倍的频率合成。

2. 非整数倍频率生成（Fractional-N PLL）
Fractional-N PLL 是在整数倍频分频的基础上增加了小数倍频率调节的机制，这使得它能够生成更多精细的频率，尤其是在精确要求较高的通信和处理场景下。通过这种机制，可以生成非整数倍的频率，如：

• 以基频 24 MHz 为例，使用 40.21 倍倍频器生成 965 MHz（24 MHz x 40.21 = 965 MHz）。
• 通过分数倍分频来生成类似 592 MHz 这样的频率（24 MHz x 24.67 = 592 MHz）。
  

3. 应用场景中的非整数倍

• 通信系统：许多无线通信协议要求产生非常精确的载波频率，而这些频率不一定是整数倍。例如，Wi-Fi、LTE、5G 等设备需要生成精确的频率来匹配信道，可能需要 Fractional-N PLL 来实现。
  

• 处理器和总线时钟：高性能处理器通常会动态调整其运行频率，以实现不同的功耗和性能平衡。非整数倍频技术可以更灵活地调整时钟，以满足精确的频率需求。
  

4. 如何实现非整数倍频

• Delta-Sigma 调制器：这是 Fractional-N PLL 中常用的技术。通过高频率的调制，Delta-Sigma 调制器可以通过快速切换整数分频值，产生一个近似的非整数分频结果，从而生成更精确的时钟信号。
  

• 多相插值：一些现代倍频器和 PLL 使用插值技术来生成非整数倍的频率。
  

总结：
现代的倍频、分频和锁相环（PLL）技术不仅能够产生整数倍的频率，还可以通过 Fractional-N PLL 等技术生成非整数倍的频率，这在许多处理器、通信系统和其他电子设备中广泛使用。例如，RK3588 可以通过这种方式生成像 592 MHz 或 965 MHz 这样的频率。