PCB 信号完整性问题-PCB Signal Integrity Concerns
1. 如果需要穿过接地层空隙（即护城河、槽、屏障）以实现低速 I/O 以穿过数模部分，请使用具有高 DCR 的电阻器或铁氧体来帮助减慢信号边缘过渡，以尽量减少辐射 EMI。 作为替代方案，许多 CPU，例如 PIC32MZXXEFXX、PIC32MZXXDAXX 和 PIC32MKXX 系列，具有用于相同目的的具有用户可编程压摆率控制的 I/O（有关详细信息，请参阅特定器件系列数据手册）。 切勿使用高速信号或时钟线穿过接地层空隙。
2. 为所有高速开关信号和时钟线提供交流终端，如果不可避免，PCB 上的走线很长。 将这些终端定位在走线的负载端。 一般来说，使用 50 ohm 串联电阻和 50k 并联负载接地。
3. 提供阻抗匹配的 50 欧姆串联终端，以最大限度地减少关键和高速信号上的振铃过冲和下冲。 这些串联终端应位于走线的驱动端，而不是走线的负载端。 35-45 MHz 范围内的未端接信号频率可能会在 50% 范围内出现过冲/欠冲。 未端接的高速信号可能是辐射 EMI/EMC 特征和串扰的重要因素。
4. 避免在高速信号、差分和时钟线中使用过孔和分支。
5. 在高速信号的整个设计中尽量减少过孔的使用，因为过孔会增加信号走线的电容。
6. 一般来说，审查所有信号串扰设计规则以避免串扰问题。 使用 3-W 规则提供足够的迹线分离以避免串扰问题。 保护痕迹也可用于最大限度地减少高速信号上的串扰问题。
7. 对于阻抗匹配，请考虑用于大型总线的 SMT 电阻器阵列。
8. 预先确定正确的终端电阻值可能很棘手，因为大多数供应商没有指定输出上升/下降时间和驱动器阻抗。 这可以在板凳上进行微调第一个原型。 据报道，一个 22 至 50Ω 的电阻器就足够了。
注意： 作为替代方案，大多数制造商都会在线发布 IC 的 IBIS 模型。 在 IBIS 文本文件中，您可以找到输出驱动器引脚的 V/I 和输出阻抗值，以确定正确的
阻抗。
页:
[1]
