矽力杰 Silergy 的 SY8843 DC-DC 芯片 辐射问题分析
矽力杰 Silergy 的 SY8843 DC-DC 芯片在 EN 55032 和 FCC Class B 的辐射测试中严重不合格，即使到 750 MHz 仍无法满足限值。结合SY8843的datasheet分析：⚠️ 不合格原因分析
1. 高di/dt 开关节点（SW）布线问题
[*]SY8843 是典型的同步整流降压型（Buck）转换器，其SW节点切换速度快、di/dt 值大，容易成为强烈的辐射源。
[*]手册中的 PCB 布局示意图虽然给出“紧凑布局”建议，但在实际应用中，SW节点铜皮过大或路径过长，会形成“天线效应”，向外强烈辐射。
2. 回路面积大
[*]高频电流回路（如：输入电容 – 高边FET – SW – GND）应尽可能紧凑，否则形成较大的回路面积，辐射耦合增强。
3. 无有效屏蔽和滤波
[*]从手册看，典型应用电路未包含 EMI 滤波元件（如：π型滤波器、共模扼流圈、屏蔽磁珠等），对于 MHz 级别的开关频率来说，这很容易导致 EMI 超标。
[*]如果输出电缆较长，更容易辐射。
4. PCB 地层设计不良
[*]如果地平面分割或回流路径不连续，会使高频电流通过非理想路径返回，增强辐射。
[*]地和电源层间未形成良好的阻抗控制，也会加重共模干扰。
5. 共模干扰未处理
[*]一部分高频干扰是通过布线或耦合方式以共模形式从输入或输出线“发射”出去的。
[*]这类干扰必须通过共模滤波器（如磁环或共模扼流圈）进行压制。
✅ 整改与规避建议
【1】PCB 布局优化
最小化 SW 节点铜皮面积：
[*]SW节点不宜做成大面积铜皮，只保留必要的路径，避免形成高频天线。
输入回路尽可能紧凑：
[*]输入电容放置尽量靠近 VIN 和 GND 引脚，缩短高频回路。
地平面连续、完整，避免分割：
[*]重要路径下方保留连续 GND 层，用于信号回流，减小共模辐射。
【2】添加 EMI 滤波器
输入端：
[*]π型滤波器（两电容+一电感）
[*]共模扼流圈（推荐带高频衰减能力的铁氧体材质）
[*]Y电容接 GND 提高共模抑制
输出端：
[*]添加磁珠+电容组合抑制高频噪声
[*]如接屏蔽电缆或外接设备，强烈建议加共模扼流圈
【3】屏蔽措施
[*]若改进 PCB 后仍不满足，可以对 SY8843 周围进行金属屏蔽罩设计，并与大地良好接触。
【4】控制开关边沿
[*]若条件允许，可尝试降低开关速度（调节软启动、缓冲器、使用 Snubber），以减弱辐射能量，但注意效率和热的影响。
【5】使用外部同步时钟（可控频率）
[*]若存在同步输入（如 SYNC 引脚），建议使用外部时钟同步所有 DC-DC 芯片，避免多个不规则频率形成混叠，产生宽频带干扰。
🧪 排查建议
使用近场探头检查干扰源：
[*]确认干扰是否主要从 SW 节点或线缆辐射。
逐步加装滤波器观察效果：
[*]比较加装前后的频谱图，可确认整改效果。
📌 结语SY8843 的高开关频率有利于效率和体积，但在EMI控制方面对PCB布局和滤波器设计要求较高。通过合理布局、增强滤波、必要的屏蔽手段，以及设计前期的频谱评估，完全有可能满足 EN 55032 与 FCC Class B 要求。
C3151906_DC-DC电源芯片_SY8843QWC_规格书_WJ54325
页:
[1]
